Lihat sumber Memori akses acak dinamis

{{terjemah|Inggris}}
'''Memori akses acak dinamis''' ({{lang-en|Dynamic random-access memory}}; disingkat '''DRAM''') merupakan jenis random akses memori yang menyimpan setiap bit data yang terpisah dalam kapasitor dalam satu sirkuit terpadu. Karena kapasitornya selalu bocor, informasi yang tersimpan akhirnya hilang kecuali kapasitor itu disegarkan secara berkala. Karena kebutuhan dalam penyegaran, hal ini yang membuatnya sangat dinamis dibandingkan dengan memori (SRAM) statik memori dan lain-lain.

Keuntungan dari DRAM adalah kesederhanaan struktural: hanya satu transistor dan kapasitor yang diperlukan per bit, dibandingkan dengan empat di Transistor SRAM. Hal ini memungkinkan DRAM untuk mencapai kepadatan sangat tinggi. Tidak seperti flash memori, memori DRAM itu mudah "menguap" karena kehilangan datanya bila kehilangan aliran listrik.

== Prinsip kerja ==
DRAM biasanya diatur dalam persegi array satu kapasitor dan transistor per sel. Panjang garis yang menghubungkan setiap baris dikenal sebagai "baris kata". Setiap kolom sedikitnya terdiri dari dua baris, masing-masing terhubung ke setiap penyimpanan sel di kolom. Mereka biasanya dikenal sebagai + dan - bit baris. Amplifier perasa pada dasarnya adalah sepasang inverters lintas yang terhubung antara bit baris. Yakni, inverter pertama terhubung dari + bit baris ke - bit baris, dan yang kedua terhubung dari - baris ke bit + baris.
Untuk membaca bit baris dari kolom, terjadi operasi berikut:
# Amplifier perasa dinonaktifkan dan bit baris di precharge ke saluran yang tepat sesuai dengan tegangan yang tinggi antara menengah dan rendahnya tingkat logika. Bit baris yang akan dibangun simetris agar mereka seimbang dan setepat mungkin.
# Precharge sirkuit dinonaktifkan. Karena bit baris yang sangat panjang, kapasitas mereka akan memegang precharge tegangan untuk waktu yang singkat. Ini adalah contoh dari logika dinamis.
# "Baris kata" yang dipilih digerakkan tinggi. Ini menghubungkan satu kapasitor penyimpanan dengan salah satu dari dua baris bit. Charge ini dipakai bersama-sama oleh penyimpanan sel terpilih dan bit baris yang sesuai, yang sedikit mengubah tegangan pada baris.Walaupun setiap usaha dilakukan untuk menjaga kapasitas di penyimpanan sel tinggi dan kapasitas dari baris bit rendah, Kapasitasnya proporsional sesuai ukuran fisik, dan panjang saluran bit baris yang berarti efek net yang sangat kecil gangguan per satu bit baris tegangan.
# Amplifier perasa diaktifkan. Tanggapan positif (Positive feedback) mengambil alih dan menperkecil perbedaan tegangan kecil sampai satu baris bit sepenuhnya rendah dan yang lain sepenuhnya tinggi.Pada tahap ini, baris "terbuka" dan kolom dapat dipilih.
# Read data from the DRAM is taken from the sense amplifiers, selected by the column address. Membaca data dari DRAM diambil dari amplifiers perasa, dipilih oleh kolom alamat. Banyak proses membaca dapat dilakukan saat baris terbuka dengan cara ini.
# Sambil membaca, saat ini mengalir cadangan yang bit baris dari perasa amplifiers untuk penyimpanan sel. Ini kembali dalam charge (refresh) penyimpanan sel. Karena panjang bit baris, hal ini membutuhkan waktu yang cukup lama pada perasa amplifikasi, dan tumpang tindih dengan satu atau lebih kolom.
# Saat selesai dengan baris saat ini, baris kata dinonaktifkan untuk penyimpanan kapasitor (baris "tertutup"), perasa amplifier dinonaktifkan, dan bit baris diprecharged lagi.

Biasanya, produsen menetapkan bahwa setiap baris harus refresh setiap 64 ms atau kurang, menurut standar JEDEC . Refresh logika umumnya digunakan dengan DRAMs untuk me-refresh secara otomatis. Hal ini membuat sirkuit yang lebih rumit, tetapi ini biasanya kekecewaan terhapuskan oleh fakta bahwa DRAM adalah lebih murah dan kapasitas lebih besar dari SRAM. Beberapa sistem refresh setiap baris dalam sebuah lingkaran yang ketat terjadi sekali setiap 64 ms.Sistem lain refresh satu baris pada satu waktu - misalnya, dengan sistem 2 13 = 8192 baris akan memerlukan refresh rate dari satu baris setiap 7,8 μs (64 ms / 8192 baris). Beberapa waktu-nyata sistem refresh sebagian memori pada satu waktu berdasarkan waktu eksternal yang memerintah pengoperasian dari sistem, seperti blanking interval vertikal yang terjadi setiap 10 sampai 20 ms video dalam peralatan. Semua metode memerlukan beberapa jenis counter untuk melacak yang baris berikutnya adalah untuk refresh. Hampir semua DRAM chips yang memasukan counter; beberapa jenis yang tua memerlukan refresh logika eksternal. (Pada beberapa kondisi, sebagian besar data di DRAM dapat dipulihkan walaupun belum DRAM refresh selama beberapa menit.)
=== Waktu Memori(Memory Timing) ===
{|class="wikitable"
!                 || "50 ns" || "60 ns" || Deskripsi
|-
| t<sub>RC</sub>  || 84 ns   || 104 ns  || Siklus waktu membaca atau menulis random
|-
| t<sub>RAC</sub> || 50 ns   ||  60 ns  || Waktu akses: / RAS rendah untuk keluar data yang valid
|-
| t<sub>RCD</sub> || 11 ns   ||  14 ns  || /Rendah untuk RAS / CAS rendah waktu
|-
| t<sub>RAS</sub> || 50 ns   ||  60 ns  || /RAS lebar pulse (minimum / RAS rendah waktu)
|-
| t<sub>RP</sub>  || 30 ns   ||  40 ns  || /Waktu RAS precharge (minimal / RAS tinggi waktu)
|-
| t<sub>PC</sub>  || 20 ns   ||  25 ns  || Siklus waktu membaca atau menulis mode halaman (/CAS to /CAS)
|-
| t<sub>AA</sub>  || 25 ns   ||  30 ns  || Waktu akses: Kolom alamat sah berlaku data keluar
|-
| t<sub>CAC</sub> || 13 ns   ||  15 ns  || Waktu akses: / CAS berlaku rendah untuk keluar data
|-
| t<sub>CAS</sub> ||  8 ns   ||  10 ns  || /CAS rendah lebar pulse minimum
|}

=== Kemasan DRAM ===
Dinamis random akses memori yang diproduksi sebagai sirkuit terpadu(ICS) disimpan dalam gudang dan dimount ke dalam paket plastik dengan logam pin untuk koneksi ke kontrol sinyal dan bus. Saat ini, ini adalah paket DRAM pada umumnya sering dikumpulkan ke modul plug-in untuk penanganan lebih mudah.
Beberapa jenis modul standar adalah:

* '''DRAM chip (Integrated Circuit or IC)'''
** Dual in-line Package ([[Dual in-line package|DIP]])
* '''DRAM (memory) modules'''
** Single In-line Pin Package ([[SIPP memory|SIPP]])
** Single In-line Memory Module ([[SIMM]])
** Dual In-line Memory Module ([[DIMM]])
** Rambus In-line Memory Module ([[RDRAM|RIMM]]), teknisnya [[DIMM]]s tetapi disebut RIMMs karena keeksklusifan slot.
** Small outline DIMM ([[SO-DIMM]]), sekitar setengah ukuran DIMMs biasa, sebagian besar digunakan dalam notebook,komputer ukuran kecil (seperti mini-ITX Motherboard), upgradable kantor printer dan perangkat keras jaringan seperti router. Datang dalam versi:
*** 72 pins (32-bit)
*** 144 pins (64-bit) yang digunakan untuk PC100/PC133 SDRAM
*** 200 pins (72-bit) yang digunakan untuk DDR and DDR2
*** 204 pin (72-bit) yang digunakan untuk DDR3
** Small outline RIMM (SO-RIMM).Versi yang lebih kecil RIMM, yang digunakan pada laptop. Teknis SO-DIMMs tetapi disebut-SO RIMMs karena keeksklusifan slot
* '''Stacked v. non-stacked RAM modules'''
** Stacked RAM modules berisi dua atau lebih RAM chips ditumpuk di atas satu sama lain. This allows large modules (like 512mb or 1Gig SO-DIMM) to be manufactured using cheaper low density wafers. Hal ini memungkinkan modul besar (seperti 1Gig atau 512mb SO-DIMM)diproduksi murah dengan kepadatan rendah.Stacked chip mendatangkan lebih banyak tenaga listrik.

Modul DRAM Umum
# DIP 16-pin (DRAM chip, biasanya pra-FPRAM)
# SIPP (usually [[FPRAM]])
# SIMM 30-pin (biasanya FPRAM)
# SIMM 72-pin (sering [[EDO RAM]] tetapi FPM tidak biasa)
# DIMM 168-pin ([[SDRAM]])
# DIMM 184-pin ([[DDR SDRAM]])
# RIMM 184-pin ([[RDRAM]])
# DIMM 240-pin ([[DDR2 SDRAM]]/[[DDR3 SDRAM]])
{{Authority control}}

[[Kategori:Memori komputer]]

[[el:Μνήμη τυχαίας προσπέλασης#Τύποι μνήμης RAM]]