Logika nMOS: Perbedaan antara revisi
kTidak ada ringkasan suntingan |
k Bot: Perubahan kosmetika |
||
| (10 revisi perantara oleh 6 pengguna tidak ditampilkan) | |||
| Baris 1: | Baris 1: | ||
{{Infobox komponen elektronik |
{{Infobox komponen elektronik |
||
|nama_komponen=logika nMOS |
|nama_komponen=logika nMOS |
||
|foto=[[ |
|foto=[[Berkas:NMOS NOR WITH RESISTIVE LOAD.PNG|225px]] |
||
|judul_foto=Skema gerbang NOR nMOS sederhana |
|judul_foto=Skema gerbang NOR nMOS sederhana |
||
|tipe=[[rangkaian terintegrasi]] |
|tipe=[[rangkaian terintegrasi]] |
||
| Baris 10: | Baris 10: | ||
|konfigurasi_kaki=biasanya DIL 8-14 Pin 0,1 in}} |
|konfigurasi_kaki=biasanya DIL 8-14 Pin 0,1 in}} |
||
'''Logika nMOS''' adalah gerbang logika yang menggunakan transistor efek medan semikonduktor oksida logam (MOSFET) untuk membentuk fungsi gerbang logika dan sirkuit digital lainnya. |
'''Logika nMOS''' adalah gerbang logika yang menggunakan transistor efek medan semikonduktor oksida logam (MOSFET) untuk membentuk fungsi gerbang logika dan sirkuit digital lainnya. |
||
MOSFET tipe-n disusun dalam bentuk |
MOSFET tipe-n disusun dalam bentuk "jaringan pull-down" (PDN) di antara keluaran gerbang logika dan tegangan catu negatif, dimana sebuah resistor diletakkan di antara keluaran gerbang logika dan tegangan catu postif. Sirkuit didesain sedemikian rupa sehingga jika keluaran adalah rendah (logika 0), sirkuit PDN akan aktif, membuat jalan arus antara catu negatif dengan keluaran. |
||
[[ |
[[Berkas:Nmos depletion and.svg|ka|200px]] |
||
Sebagai contoh adalah gerbang NOR logika nMOS. Jika masukan A atau masukan B tinggi (logika 1), transistor MOS yang bersangkutan berperan sebagai resistansi rendah |
Sebagai contoh adalah gerbang NOR logika nMOS. Jika masukan A atau masukan B tinggi (logika 1), transistor MOS yang bersangkutan berperan sebagai resistansi rendah di antara keluaran dan catu negatif, menyebabkan keluaran menjadi rendah (logika 0). Ketika kedua masukan A dan B tinggi, semua transistor menghantar, membuat keluaran semakin rendah. Keluaran logika menjadi tinggi hanya jika kedua transistor mati, yang terjadi saat semua masukan rendah, sehingga memenuhi tabel kebenaran gerbang NOR. |
||
{| class="wikitable" |
{| class="wikitable" |
||
| Baris 27: | Baris 27: | ||
Walaupun gerbang logika nMOS mudah didesain dan dibuat (sebuah MOSFET dapat dioperasikan sebagai resistor, jadi sirkuit dapat dibuat hanya dari nMOSFETs), ini mempunyai beberapa kekurangan. Problem terburuk adalah arus yang mengalir dalam gerbang logika nMOS ketika keluaran rendah, yaitu ketika jaringan PDN is active. Ini menyebabkan borosan daya statis bahkan saat sirkuit dalam keadaan siaga. |
Walaupun gerbang logika nMOS mudah didesain dan dibuat (sebuah MOSFET dapat dioperasikan sebagai resistor, jadi sirkuit dapat dibuat hanya dari nMOSFETs), ini mempunyai beberapa kekurangan. Problem terburuk adalah arus yang mengalir dalam gerbang logika nMOS ketika keluaran rendah, yaitu ketika jaringan PDN is active. Ini menyebabkan borosan daya statis bahkan saat sirkuit dalam keadaan siaga. |
||
Selain itu sirkuit nMOS mempunyai transisi rendah-ke-tinggi yang lambat. Ketika keluaran berubah dari tinggi ke rendah, transistor memberikan resistansi rendah, dan muatan kapasitif pada keluaran dapat dibuang dengan berat. Tetapi saat berubah dari rendah ke tinggi, resistansi |
Selain itu sirkuit nMOS mempunyai transisi rendah-ke-tinggi yang lambat. Ketika keluaran berubah dari tinggi ke rendah, transistor memberikan resistansi rendah, dan muatan kapasitif pada keluaran dapat dibuang dengan berat. Tetapi saat berubah dari rendah ke tinggi, resistansi di antara keluaran dan catu positif lebih besar, jadi kapasitas liar pada keluaran diisi lebih lama. Menggunakan resistor dengan harga lebih rendah akan mempercepat transisi, tetapi juga menambah borosan daya. |
||
Selain itu, level masukan logika yang taksimetris membuat sirkuit nMOS lebih rentan terhadap desah. |
Selain itu, level masukan logika yang taksimetris membuat sirkuit nMOS lebih rentan terhadap desah. |
||
Kerugian tersebut merupakan alasan mengapa logika nMOS digantikan oleh logika [[CMOS]] baik pada sirkuit daya-rendah maupun sirkuit kecepatan-tinggi, seperti pada [[mikroprosesor]]. |
Kerugian tersebut merupakan alasan mengapa logika nMOS digantikan oleh logika [[CMOS]] baik pada sirkuit daya-rendah maupun sirkuit kecepatan-tinggi, seperti pada [[mikroprosesor]]. |
||
==Lihat pula== |
|||
| ⚫ | |||
*[[Logika dioda]] (DL) |
|||
*[[Logika dioda–transistor]] (DTL) |
|||
*[[Logika resistor–transistor]] (RTL) |
|||
*[[Logika transistor–transistor]] (TTL) |
|||
*[[Logika terkopel emitor]] (ECL), |
|||
*[[Logika injeksi terintegrasi]] (I2L). |
|||
*[[CMOS]] |
|||
{{Gerbang logika}} |
{{Gerbang logika}} |
||
[[ca:Lògica nMOS]] |
|||
| ⚫ | |||
[[de:NMOS-Logik]] |
|||
[[en:nMOS logic]] |
|||
[[it:Logica NMOS]] |
|||
[[pt:Lógica NMOS]] |
|||
[[sr:NMOS]] |
|||
Revisi terkini sejak 28 November 2017 08.45
| Logika nMOS | |
|---|---|
 Skema gerbang NOR nMOS sederhana | |
| Simbol | bervariasi |
| Tipe | rangkaian terintegrasi |
| Kategori | gerbang logika |
| Komponen sejenis | DL, RTL, DTL, TTL, ECL, I2L, CMOS |
Logika nMOS adalah gerbang logika yang menggunakan transistor efek medan semikonduktor oksida logam (MOSFET) untuk membentuk fungsi gerbang logika dan sirkuit digital lainnya. MOSFET tipe-n disusun dalam bentuk "jaringan pull-down" (PDN) di antara keluaran gerbang logika dan tegangan catu negatif, dimana sebuah resistor diletakkan di antara keluaran gerbang logika dan tegangan catu postif. Sirkuit didesain sedemikian rupa sehingga jika keluaran adalah rendah (logika 0), sirkuit PDN akan aktif, membuat jalan arus antara catu negatif dengan keluaran.
Sebagai contoh adalah gerbang NOR logika nMOS. Jika masukan A atau masukan B tinggi (logika 1), transistor MOS yang bersangkutan berperan sebagai resistansi rendah di antara keluaran dan catu negatif, menyebabkan keluaran menjadi rendah (logika 0). Ketika kedua masukan A dan B tinggi, semua transistor menghantar, membuat keluaran semakin rendah. Keluaran logika menjadi tinggi hanya jika kedua transistor mati, yang terjadi saat semua masukan rendah, sehingga memenuhi tabel kebenaran gerbang NOR.
| A | B | A NOR B |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |
Walaupun gerbang logika nMOS mudah didesain dan dibuat (sebuah MOSFET dapat dioperasikan sebagai resistor, jadi sirkuit dapat dibuat hanya dari nMOSFETs), ini mempunyai beberapa kekurangan. Problem terburuk adalah arus yang mengalir dalam gerbang logika nMOS ketika keluaran rendah, yaitu ketika jaringan PDN is active. Ini menyebabkan borosan daya statis bahkan saat sirkuit dalam keadaan siaga. Selain itu sirkuit nMOS mempunyai transisi rendah-ke-tinggi yang lambat. Ketika keluaran berubah dari tinggi ke rendah, transistor memberikan resistansi rendah, dan muatan kapasitif pada keluaran dapat dibuang dengan berat. Tetapi saat berubah dari rendah ke tinggi, resistansi di antara keluaran dan catu positif lebih besar, jadi kapasitas liar pada keluaran diisi lebih lama. Menggunakan resistor dengan harga lebih rendah akan mempercepat transisi, tetapi juga menambah borosan daya. Selain itu, level masukan logika yang taksimetris membuat sirkuit nMOS lebih rentan terhadap desah. Kerugian tersebut merupakan alasan mengapa logika nMOS digantikan oleh logika CMOS baik pada sirkuit daya-rendah maupun sirkuit kecepatan-tinggi, seperti pada mikroprosesor.