Lompat ke isi

RISC: Perbedaan antara revisi

Dari Wikipedia bahasa Indonesia, ensiklopedia bebas
Jelajahi riwayat secara interaktif
← Revisi sebelumnyaRevisi selanjutnya →
Konten dihapus Konten ditambahkan
VisualTeks wiki
DPQB.web (bicara | kontrib)
100 suntingan
k penyesuaian kecil
Tag: Suntingan visualeditor-wikitext
DPQB.web (bicara | kontrib)
100 suntingan
tambah artikel (bersambung)
Tag: kemungkinan perlu pemeriksaan terjemahan VisualEditor
Baris 1: Baris 1:
Dalam [[teknik komputer]], '''komputer set instruksi yang disederhanakan''' ('''''reduced instruction set computer''''', disingkat '''RISC''') adalah komputer yang dirancang untuk menyederhanakan instruksi individu yang diberikan kepada komputer untuk mewujudkan suatu tugas. Berbeda dengan instruksi yang diberikan ke [[CISC|komputer set instruksi kompleks]] (CISC), dengan komputer RISC, tugas mungkin memerlukan lebih banyak instruksi (kode) untuk mewujudkan tugas, karena instruksi individu ditulis dalam kode yang lebih sederhana. Tujuannya adalah untuk mengimbangi kebutuhan untuk memproses lebih banyak instruksi dengan meningkatkan kecepatan setiap instruksi, khususnya, mengimplementasikan pipa instruksi mungkin lebih sederhana dengan instruksi yang lebih sederhana.<ref>{{Cite web|last=Berezinski|first=John|title=RISC: Reduced Instruction set Computer|url=http://faculty.cs.niu.edu/~berezin/463/lec/05/risc03.html|publisher=Department of Computer Science, Northern Illinois University|archive-url=https://web.archive.org/web/20170228123914/http://faculty.cs.niu.edu/~berezin/463/lec/05/risc03.htmla|archive-date=2017-02-28}}</ref>
Dalam [[teknik komputer]], '''komputer set instruksi yang disederhanakan''' ('''''reduced instruction set computer''''', disingkat '''RISC''') adalah komputer yang dirancang untuk menyederhanakan instruksi individu yang diberikan kepada komputer untuk mewujudkan suatu tugas. Berbeda dengan instruksi yang diberikan ke [[CISC|komputer set instruksi kompleks]] (CISC), dengan komputer RISC, tugas mungkin memerlukan lebih banyak instruksi (kode) untuk mewujudkan tugas, karena instruksi individu ditulis dalam kode yang lebih sederhana. Tujuannya adalah untuk mengimbangi kebutuhan untuk memproses lebih banyak instruksi dengan meningkatkan kecepatan setiap instruksi, khususnya, mengimplementasikan [[pipa instruksi]] mungkin lebih sederhana dengan instruksi yang lebih sederhana.<ref>{{Cite web|last=Berezinski|first=John|title=RISC: Reduced Instruction set Computer|url=http://faculty.cs.niu.edu/~berezin/463/lec/05/risc03.html|publisher=Department of Computer Science, Northern Illinois University|archive-url=https://web.archive.org/web/20170228123914/http://faculty.cs.niu.edu/~berezin/463/lec/05/risc03.htmla|archive-date=2017-02-28}}</ref>

Konsep operasional utama dari komputer RISC adalah bahwa setiap instruksi hanya melakukan satu fungsi (misalnya menyalin nilai dari memori ke register). Komputer RISC biasanya memiliki banyak (16 atau 32) register tujuan umum berkecepatan tinggi dengan [[arsitektur muat dan simpan]] di mana kode untuk instruksi register-register (untuk melakukan aritmatika dan tes) terpisah dari instruksi yang memberikan akses ke memori utama komputer. Desain CPU memungkinkan komputer RISC beberapa [[mode pengalamatan]] sederhana<ref>{{Cite book|last=Flynn|first=Michael J.|date=1995|url=https://www.worldcat.org/oclc/31374251|title=Computer architecture : pipelined and parallel processor design|location=Boston, MA|publisher=Jones and Bartlett|isbn=0-86720-204-1|oclc=31374251}}</ref> dan waktu instruksi yang dapat diprediksi yang menyederhanakan desain sistem secara keseluruhan.

Perkembangan konseptual [[arsitektur komputer]] RISC dimulai dengan proyek [[IBM 801]] pada akhir 1970-an, tetapi konsep ini tidak segera digunakan. Desainer di [[California]] mengambil konsep IBM 801 ke 2 proyek terpisah, Stanford MIPS dan Berkeley RISC. Mereka dikomersialkan pada 1980-an sebagai sistem [[Arsitektur MIPS|MIPS]] dan [[SPARC]]. IBM akhirnya memproduksi desain RISC berdasarkan karya lebih lanjut pada konsep IBM 801, yaitu arsitektur set instruksi [[IBM POWER]], [[PowerPC]], dan [[Power ISA]]. Ketika proyek-proyek matang, banyak desain serupa diproduksi pada akhir 1980-an hingga awal 1990-an, menciptakan [[Unit Pemroses Sentral|unit pemrosesan pusat]] yang meningkatkan utilitas komersil [[Stasiun kerja|stasiun kerja Unix]] dan [[Sistem terbenam|prosesor tertanam]] di [[pencetak laser]], [[Router|perute]], dan produk serupa.


== Sejarah ==
== Sejarah ==
Sejumlah sistem pada tahun 1960-an, telah dikreditkan sebagai arsitektur RISC pertama, sebagian didasarkan pada penggunaan pendekatan [[Arsitektur muat dan simpan|muat dan simpan]].<ref>{{Cite book|last=Fisher|first=Joseph A.|date=2005|url=https://www.worldcat.org/oclc/57546513|title=Embedded computing : a VLIW approach to architecture, compilers and tools|location=San Francisco, Calif.|publisher=Morgan Kaufmann|isbn=1-4175-7430-5|others=Paolo Faraboschi, Clifford Young|oclc=57546513}}</ref> Istilah RISC diciptakan oleh [[David Patterson (ilmuwan komputer)|David Patterson]] dari proyek [[RISC Berkeley]], meskipun konsep yang agak mirip telah muncul sebelumnya.<ref>{{Cite book|last=Reilly|first=Edwin D.|date=2003|url=https://www.worldcat.org/oclc/51258496|title=Milestones in computer science and information technology|location=Westport, Conn.|publisher=Greenwood Press|isbn=1-57356-521-0|oclc=51258496}}</ref>
Sejumlah sistem pada tahun 1960-an, telah dikreditkan sebagai arsitektur RISC pertama, sebagian didasarkan pada penggunaan pendekatan [[Arsitektur muat dan simpan|muat dan simpan]].<ref>{{Cite book|last=Fisher|first=Joseph A.|date=2005|url=https://www.worldcat.org/oclc/57546513|title=Embedded computing : a VLIW approach to architecture, compilers and tools|location=San Francisco, Calif.|publisher=Morgan Kaufmann|isbn=1-4175-7430-5|others=Paolo Faraboschi, Clifford Young|oclc=57546513}}</ref> Istilah RISC diciptakan oleh [[David Patterson (ilmuwan komputer)|David Patterson]] dari proyek [[Berkeley RISC]], meskipun konsep yang agak mirip telah muncul sebelumnya.<ref>{{Cite book|last=Reilly|first=Edwin D.|date=2003|url=https://www.worldcat.org/oclc/51258496|title=Milestones in computer science and information technology|location=Westport, Conn.|publisher=Greenwood Press|isbn=1-57356-521-0|oclc=51258496}}</ref>


[[CDC 6600]] yang dirancang oleh [[Seymour Cray]] pada tahun 1964 menggunakan arsitektur muat dan simpan dengan hanya 2 [[mode pengalamatan]] (register+register, dan register+konstanta langsung) dan 74 kode operasi, dengan siklus ''clock'' dasar 10 kali lebih cepat daripada waktu akses memori.<ref>{{Cite book|last=Grishman|first=Ralph|date=1974|title=Assembly Language Programming for the Control Data 6000 Series and the Cyber 70 Series|publisher=Algorithmics Press|pages=12|oclc=425963232|url-status=live}}</ref> Sebagian karena [[arsitektur muat dan simpan]] yang dioptimalkan dari CDC 6600, Jack Dongarra mengatakan bahwa itu dapat dianggap sebagai pelopor sistem RISC modern, meskipun sejumlah hambatan teknis lainnya perlu diatasi untuk pengembangan sistem RISC modern.<ref>{{Cite book|last=Dongarra|first=J. J.|date=1998|url=https://www.worldcat.org/oclc/39890502|title=Numerical linear algebra for high-performance computers|location=Philadelphia|isbn=0-89871-428-1|others=Iain S. Duff, D. C. Sorensen, H. A. van der Vorst|oclc=39890502}}</ref>
[[CDC 6600]] yang dirancang oleh [[Seymour Cray]] pada tahun 1964 menggunakan arsitektur muat dan simpan dengan hanya 2 [[mode pengalamatan]] (register+register, dan register+konstanta langsung) dan 74 kode operasi, dengan siklus ''clock'' dasar 10 kali lebih cepat daripada waktu akses memori.<ref>{{Cite book|last=Grishman|first=Ralph|date=1974|title=Assembly Language Programming for the Control Data 6000 Series and the Cyber 70 Series|publisher=Algorithmics Press|pages=12|oclc=425963232|url-status=live}}</ref> Sebagian karena [[arsitektur muat dan simpan]] yang dioptimalkan dari CDC 6600, [[Jack Dongarra]] mengatakan bahwa itu dapat dianggap sebagai pelopor sistem RISC modern, meskipun sejumlah hambatan teknis lainnya perlu diatasi untuk pengembangan sistem RISC modern.<ref>{{Cite book|last=Dongarra|first=J. J.|date=1998|url=https://www.worldcat.org/oclc/39890502|title=Numerical linear algebra for high-performance computers|location=Philadelphia|isbn=0-89871-428-1|others=Iain S. Duff, D. C. Sorensen, H. A. van der Vorst|oclc=39890502}}</ref>


=== IBM 801 ===
=== IBM 801 ===
[[Michael J. Flynn]] memandang sistem RISC pertama sebagai desain [[IBM 801]]<ref>{{Cite book|last=Flynn|first=Michael J.|date=1995|url=https://www.worldcat.org/oclc/31374251|title=Computer architecture : pipelined and parallel processor design|location=Boston, MA|publisher=Jones and Bartlett|isbn=0-86720-204-1|oclc=31374251}}</ref>, dimulai pada tahun 1975 oleh John Cocke dan selesai pada tahun 1980. Sistem RISC 801 dikembangkan dari upaya untuk membangun prosesor berkecepatan tinggi 24-bit untuk digunakan sebagai dasar [[Sentral telepon|saklar telepon]] digital. Untuk mencapai tujuan peralihan 300 panggilan per detik (1 juta per jam), mereka menghitung bahwa CPU membutuhkan kinerja pada urutan 12 MIPS,<ref>{{Cite journal|last=Cocke|first=John|last2=Markstein|first2=V.|date=1990-01|title=The evolution of RISC technology at IBM|url=http://ieeexplore.ieee.org/document/5389855/|journal=IBM Journal of Research and Development|volume=34|issue=1|pages=4–11|doi=10.1147/rd.341.0004|issn=0018-8646}}</ref> dibandingkan dengan mesin mainframe tercepat mereka saat itu, [[IBM 370|370/168]] yang bekerja pada 3,5 MIPS.<ref>{{Cite web|title=Computer History: IBM 360/370/3090/390 Model Numbers|url=http://www.beagle-ears.com/lars/engineer/comphist/model360.htm|website=www.beagle-ears.com|access-date=2022-02-10}}</ref>
[[Michael J. Flynn]] memandang sistem RISC pertama sebagai desain [[IBM 801]]<ref>{{Cite book|last=Flynn|first=Michael J.|date=1995|url=https://www.worldcat.org/oclc/31374251|title=Computer architecture : pipelined and parallel processor design|location=Boston, MA|publisher=Jones and Bartlett|isbn=0-86720-204-1|oclc=31374251}}</ref>, dimulai pada tahun 1975 oleh John Cocke dan selesai pada tahun 1980. Sistem RISC 801 dikembangkan dari upaya untuk membangun prosesor berkecepatan tinggi 24-bit untuk digunakan sebagai dasar [[Sentral telepon|saklar telepon]] digital. Untuk mencapai tujuan peralihan 300 panggilan per detik (1 juta per jam), mereka menghitung bahwa CPU membutuhkan kinerja pada urutan 12 MIPS,<ref name=":0">{{Cite journal|last=Cocke|first=John|last2=Markstein|first2=V.|date=1990-01|title=The evolution of RISC technology at IBM|url=http://ieeexplore.ieee.org/document/5389855/|journal=IBM Journal of Research and Development|volume=34|issue=1|pages=4–11|doi=10.1147/rd.341.0004|issn=0018-8646}}</ref> dibandingkan dengan mesin mainframe tercepat mereka saat itu, [[IBM 370|370/168]] yang bekerja pada 3,5 MIPS.<ref>{{Cite web|title=Computer History: IBM 360/370/3090/390 Model Numbers|url=http://www.beagle-ears.com/lars/engineer/comphist/model360.htm|website=www.beagle-ears.com|access-date=2022-02-10}}</ref>

Desain ini didasarkan pada studi tentang koleksi statistik IBM yang luas pada platform mereka yang ada. Mereka menunjukkan bahwa kode dalam pengaturan kinerja tinggi menggunakan register secara ekstensif, dan bahwa mereka sering kehabisan dari mereka. Ini menunjukkan bahwa register tambahan akan lebih meningkatkan kinerja. Selain itu, mereka memperhatikan bahwa [[Kompilator|penyusun]] umumnya mengabaikan sebagian besar instruksi yang tersedia, terutama [[mode pengalamatan]] ortogonal. Sebaliknya, mereka memilih versi tercepat dari setiap instruksi yang diberikan dan kemudian membangun rutinitas kecil menggunakan instruksi tersebut. Ini menunjukkan bahwa sebagian besar instruksi dapat dihapus tanpa mempengaruhi kode yang dihasilkan. Kedua kesimpulan ini bekerja bersama; menghapus instruksi akan memungkinkan kode instruksi menjadi lebih pendek, membebaskan bit dalam instruksi yang kemudian dapat digunakan untuk memilih di antara satu set register yang lebih besar.<ref name=":0" />

Program saklar telepon dibatalkan pada tahun 1975, tetapi pada saat itu tim telah menunjukkan bahwa desain yang sama akan menawarkan keuntungan kinerja yang signifikan berjalan hampir di semua kode. Dalam simulasi, mereka menunjukkan bahwa penyusun diatur untuk menggunakan register sedapat mungkin akan menjalankan kode sekitar 3 kali lebih cepat dari desain tradisional. Agak mengejutkan, kode yang sama akan berjalan sekitar 50% lebih cepat bahkan pada mesin yang ada karena penggunaan register yang ditingkatkan. Dalam praktiknya, penyusun PL/8 percobaan mereka, versi [[PL/I|PL/1]] yang sedikit dipotong, secara konsisten menghasilkan kode yang berjalan jauh lebih cepat pada [[komputer bingkai utama]] mereka.<ref name=":0" />

Versi 32-bit dari IBM 801 akhirnya diproduksi dalam bentuk chip tunggal sebagai [[IBM ROMP]] pada tahun 1981.<ref>{{Cite book|last=Šilc|first=Jurij|date=1999|url=https://www.worldcat.org/oclc/41315354|title=Processor architecture : from dataflow to superscalar and beyond|location=Berlin|publisher=Springer|isbn=3-540-64798-8|others=Borut Robič, Theo Ungerer|oclc=41315354}}</ref> CPU ini dirancang untuk tugas "mini", dan juga digunakan dalam [[IBM RT PC]] pada tahun 1986, yang ternyata merupakan kegagalan komersial.<ref>{{Cite book|date=1999|url=https://www.worldcat.org/oclc/44965252|title=Funding a revolution : government support for computing research|location=Washington, D.C.|publisher=National Academy Press|isbn=0-585-14273-4|others=National Research Council. Committee on Innovations in Computing and Communications: Lessons from History|oclc=44965252}}</ref> Tetapi 801 mengilhami beberapa proyek penelitian, termasuk yang baru di IBM yang pada akhirnya akan mengarah pada arsitektur set instruksi [[IBM POWER]].<ref>{{Cite book|date=2007|url=https://www.worldcat.org/oclc/187946932|title=Processor design : system-on-chip computing for ASICs and FPGAs|location=Dordrecht|publisher=Springer|isbn=978-1-4020-5530-0|others=Jari Nurmi|oclc=187946932}}</ref><ref>{{Cite book|last=Hill|first=Mark D.|date=2000|url=https://www.worldcat.org/oclc/41466334|title=Readings in computer architecture|location=San Francisco|publisher=Morgan Kaufmann|isbn=1-55860-539-8|others=Norman P. Jouppi, Gurindar Sohi|oclc=41466334}}</ref>

=== RISC dan MIPS ===
Pada akhir 1970-an, IBM 801 menjadi terkenal dalam kalangan industri. Ini bertepatan dengan teknik fabrikasi baru yang memungkinkan chip yang lebih kompleks untuk datang ke pasar. [[Zilog Z80]] tahun 1976 memiliki 8.000 transistor, sedangkan [[Motorola 68000]] (68k) tahun 1979 memiliki 68.000 transistor. Desain yang lebih baru ini umumnya menggunakan kompleksitas yang baru ditemukan untuk memperluas set instruksi untuk membuatnya lebih ortogonal. Sebagian besar desain, seperti 68k, menggunakan [[kode mikro]] untuk melakukan ini, membaca instruksi dan menerapkannya kembali sebagai urutan instruksi internal yang lebih sederhana. Pada 68k, 1/3 transistor penuh digunakan untuk pengkodean mikro ini.<ref>{{Cite web|title=Design Philosophy Behind Motorola's MC68000 (2)|url=http://www.easy68k.com/paulrsm/doc/dpbm68k2.htm|website=www.easy68k.com|access-date=2022-02-15}}</ref>


== Ciri khas dan filosofi desain ==
== Ciri khas dan filosofi desain ==
Baris 35: Baris 48:
== Arsitektur ==
== Arsitektur ==
Arsitektur RISC sekarang digunakan di berbagai perangkat, dari [[ponsel cerdas]] dan [[komputer tablet]] hingga beberapa [[superkomputer]] tercepat di dunia seperti Fugaku, yang tercepat dalam daftar [[TOP500]] per November 2020, dan Summit, Sierra, dan Sunway TaihuLight, tiga berikutnya pada daftar itu.<ref>{{Cite web|title=November 2020 {{!}} TOP500|url=https://www.top500.org/lists/top500/2020/11/|website=www.top500.org|access-date=2022-02-10}}</ref>
Arsitektur RISC sekarang digunakan di berbagai perangkat, dari [[ponsel cerdas]] dan [[komputer tablet]] hingga beberapa [[superkomputer]] tercepat di dunia seperti Fugaku, yang tercepat dalam daftar [[TOP500]] per November 2020, dan Summit, Sierra, dan Sunway TaihuLight, tiga berikutnya pada daftar itu.<ref>{{Cite web|title=November 2020 {{!}} TOP500|url=https://www.top500.org/lists/top500/2020/11/|website=www.top500.org|access-date=2022-02-10}}</ref>

Terdapat beberapa arsitektur RISC lainnya, seperti prosesor [[ARC (prosesor)|ARC]], [[AMD Am29000]], [[LoongArch]], [[Blackfin]], dan [[Motorola 88000]].


=== ARM ===
=== ARM ===
Baris 51: Baris 66:


=== MIPS ===
=== MIPS ===
[[Arsitektur MIPS]] dari [[Silicon Graphics]] digunakan pada permainan konsol PlayStation, PlayStation 2, Nintendo 64, PlayStation Portable, dan ''gateway'' perumahan. MIPS juga digunakan dalam banyak komputer SGI, sebelum berhenti memproduksinya pada 2006.
[[Arsitektur MIPS]] dari [[Silicon Graphics]] digunakan pada permainan konsol PlayStation, PlayStation 2, Nintendo 64, PlayStation Portable, dan gerbang jaringan perumahan. MIPS juga digunakan dalam banyak komputer SGI, sebelum berhenti memproduksinya pada 2006.


=== SuperH ===
=== SuperH ===
Baris 60: Baris 75:


=== RISC-V ===
=== RISC-V ===
[[RISC-V]], ISA RISC Berkeley kelima sumber terbuka, dengan ruang alamat 32- atau 64-bit, set instruksi integer inti kecil, dan ISA "Terkompresi" eksperimental untuk kepadatan kode dan dirancang untuk ekstensi tujuan standar dan khusus.
[[RISC-V]], ISA Berkeley RISC kelima sumber terbuka, dengan ruang alamat 32- atau 64-bit, set instruksi integer inti kecil, dan ISA "Terkompresi" eksperimental untuk kepadatan kode dan dirancang untuk ekstensi tujuan standar dan khusus.


=== SPARC ===
=== SPARC ===

Revisi per 15 Februari 2022 09.16

Dalam teknik komputer, komputer set instruksi yang disederhanakan (reduced instruction set computer, disingkat RISC) adalah komputer yang dirancang untuk menyederhanakan instruksi individu yang diberikan kepada komputer untuk mewujudkan suatu tugas. Berbeda dengan instruksi yang diberikan ke komputer set instruksi kompleks (CISC), dengan komputer RISC, tugas mungkin memerlukan lebih banyak instruksi (kode) untuk mewujudkan tugas, karena instruksi individu ditulis dalam kode yang lebih sederhana. Tujuannya adalah untuk mengimbangi kebutuhan untuk memproses lebih banyak instruksi dengan meningkatkan kecepatan setiap instruksi, khususnya, mengimplementasikan pipa instruksi mungkin lebih sederhana dengan instruksi yang lebih sederhana.[1]

Konsep operasional utama dari komputer RISC adalah bahwa setiap instruksi hanya melakukan satu fungsi (misalnya menyalin nilai dari memori ke register). Komputer RISC biasanya memiliki banyak (16 atau 32) register tujuan umum berkecepatan tinggi dengan arsitektur muat dan simpan di mana kode untuk instruksi register-register (untuk melakukan aritmatika dan tes) terpisah dari instruksi yang memberikan akses ke memori utama komputer. Desain CPU memungkinkan komputer RISC beberapa mode pengalamatan sederhana[2] dan waktu instruksi yang dapat diprediksi yang menyederhanakan desain sistem secara keseluruhan.

Perkembangan konseptual arsitektur komputer RISC dimulai dengan proyek IBM 801 pada akhir 1970-an, tetapi konsep ini tidak segera digunakan. Desainer di California mengambil konsep IBM 801 ke 2 proyek terpisah, Stanford MIPS dan Berkeley RISC. Mereka dikomersialkan pada 1980-an sebagai sistem MIPS dan SPARC. IBM akhirnya memproduksi desain RISC berdasarkan karya lebih lanjut pada konsep IBM 801, yaitu arsitektur set instruksi IBM POWER, PowerPC, dan Power ISA. Ketika proyek-proyek matang, banyak desain serupa diproduksi pada akhir 1980-an hingga awal 1990-an, menciptakan unit pemrosesan pusat yang meningkatkan utilitas komersil stasiun kerja Unix dan prosesor tertanam di pencetak laser, perute, dan produk serupa.

Sejarah

Sejumlah sistem pada tahun 1960-an, telah dikreditkan sebagai arsitektur RISC pertama, sebagian didasarkan pada penggunaan pendekatan muat dan simpan.[3] Istilah RISC diciptakan oleh David Patterson dari proyek Berkeley RISC, meskipun konsep yang agak mirip telah muncul sebelumnya.[4]

CDC 6600 yang dirancang oleh Seymour Cray pada tahun 1964 menggunakan arsitektur muat dan simpan dengan hanya 2 mode pengalamatan (register+register, dan register+konstanta langsung) dan 74 kode operasi, dengan siklus clock dasar 10 kali lebih cepat daripada waktu akses memori.[5] Sebagian karena arsitektur muat dan simpan yang dioptimalkan dari CDC 6600, Jack Dongarra mengatakan bahwa itu dapat dianggap sebagai pelopor sistem RISC modern, meskipun sejumlah hambatan teknis lainnya perlu diatasi untuk pengembangan sistem RISC modern.[6]

IBM 801

Michael J. Flynn memandang sistem RISC pertama sebagai desain IBM 801[7], dimulai pada tahun 1975 oleh John Cocke dan selesai pada tahun 1980. Sistem RISC 801 dikembangkan dari upaya untuk membangun prosesor berkecepatan tinggi 24-bit untuk digunakan sebagai dasar saklar telepon digital. Untuk mencapai tujuan peralihan 300 panggilan per detik (1 juta per jam), mereka menghitung bahwa CPU membutuhkan kinerja pada urutan 12 MIPS,[8] dibandingkan dengan mesin mainframe tercepat mereka saat itu, 370/168 yang bekerja pada 3,5 MIPS.[9]

Desain ini didasarkan pada studi tentang koleksi statistik IBM yang luas pada platform mereka yang ada. Mereka menunjukkan bahwa kode dalam pengaturan kinerja tinggi menggunakan register secara ekstensif, dan bahwa mereka sering kehabisan dari mereka. Ini menunjukkan bahwa register tambahan akan lebih meningkatkan kinerja. Selain itu, mereka memperhatikan bahwa penyusun umumnya mengabaikan sebagian besar instruksi yang tersedia, terutama mode pengalamatan ortogonal. Sebaliknya, mereka memilih versi tercepat dari setiap instruksi yang diberikan dan kemudian membangun rutinitas kecil menggunakan instruksi tersebut. Ini menunjukkan bahwa sebagian besar instruksi dapat dihapus tanpa mempengaruhi kode yang dihasilkan. Kedua kesimpulan ini bekerja bersama; menghapus instruksi akan memungkinkan kode instruksi menjadi lebih pendek, membebaskan bit dalam instruksi yang kemudian dapat digunakan untuk memilih di antara satu set register yang lebih besar.[8]

Program saklar telepon dibatalkan pada tahun 1975, tetapi pada saat itu tim telah menunjukkan bahwa desain yang sama akan menawarkan keuntungan kinerja yang signifikan berjalan hampir di semua kode. Dalam simulasi, mereka menunjukkan bahwa penyusun diatur untuk menggunakan register sedapat mungkin akan menjalankan kode sekitar 3 kali lebih cepat dari desain tradisional. Agak mengejutkan, kode yang sama akan berjalan sekitar 50% lebih cepat bahkan pada mesin yang ada karena penggunaan register yang ditingkatkan. Dalam praktiknya, penyusun PL/8 percobaan mereka, versi PL/1 yang sedikit dipotong, secara konsisten menghasilkan kode yang berjalan jauh lebih cepat pada komputer bingkai utama mereka.[8]

Versi 32-bit dari IBM 801 akhirnya diproduksi dalam bentuk chip tunggal sebagai IBM ROMP pada tahun 1981.[10] CPU ini dirancang untuk tugas "mini", dan juga digunakan dalam IBM RT PC pada tahun 1986, yang ternyata merupakan kegagalan komersial.[11] Tetapi 801 mengilhami beberapa proyek penelitian, termasuk yang baru di IBM yang pada akhirnya akan mengarah pada arsitektur set instruksi IBM POWER.[12][13]

RISC dan MIPS

Pada akhir 1970-an, IBM 801 menjadi terkenal dalam kalangan industri. Ini bertepatan dengan teknik fabrikasi baru yang memungkinkan chip yang lebih kompleks untuk datang ke pasar. Zilog Z80 tahun 1976 memiliki 8.000 transistor, sedangkan Motorola 68000 (68k) tahun 1979 memiliki 68.000 transistor. Desain yang lebih baru ini umumnya menggunakan kompleksitas yang baru ditemukan untuk memperluas set instruksi untuk membuatnya lebih ortogonal. Sebagian besar desain, seperti 68k, menggunakan kode mikro untuk melakukan ini, membaca instruksi dan menerapkannya kembali sebagai urutan instruksi internal yang lebih sederhana. Pada 68k, 1/3 transistor penuh digunakan untuk pengkodean mikro ini.[14]

Ciri khas dan filosofi desain

Informasi lebih lanjut: Desain prosesor

Filosofi set instruksi

Kesalahpahaman umum pada kalimat "komputer set instruksi yang disederhanakan" adalah bahwa instruksi cukup dihilangkan, menghasilkan serangkaian instruksi yang lebih kecil.[15] Faktanya, selama bertahun-tahun, set instruksi RISC bertumbuh dalam ukuran, dan kini banyak dari mereka memiliki serangkaian instruksi yang lebih besar daripada banyak CPU CISC.[16][17] Contohnya, beberapa prosesor RISC seperti PowerPC memiliki set instruksi sebesar CISC IBM System/370. Sebaliknya, DEC PDP-8, yang merupakan CPU CISC karena banyak instruksinya melibatkan beberapa akses memori, hanya memiliki 8 instruksi dasar dan beberapa instruksi yang diperluas.[18]

Istilah "disederhanakan" dalam kalimat itu dimaksudkan untuk menggambarkan fakta bahwa jumlah pekerjaan yang dicapai setiap instruksi tunggal dikurangi, paling banyak satu siklus memori data, dibandingkan dengan "instruksi kompleks" CPU CISC yang mungkin memerlukan puluhan siklus memori data untuk menjalankan satu instruksi.[19]

Format instruksi

Kebanyakan arsitektur RISC memiliki instruksi panjang tetap (biasanya 32 bit) dan pengkodean sederhana, yang menyederhanakan pengambilan, dekode, dan mengeluarkan logika secara signifikan. Salah satu kelemahan dari instruksi 32-bit adalah berkurangnya kepadatan kode, yang lebih merugikan karakteristik dalam komputasi tertanam daripada di stasiun kerja dan peladen, yang mana arsitektur RISC pada awalnya dirancang. Untuk mengatasi masalah ini, beberapa arsitektur, seperti ARM, Power ISA, MIPS, RISC-V, dan Adapteva Epiphany, memiliki format instruksi tambahan yang pendek dan minim fitur, atau fitur kompresi instruksi. SH5 juga mengikuti pola ini, meskipun telah berevolusi ke arah yang berlawanan, setelah menambahkan instruksi media yang lebih panjang ke pengkodean 16-bit asli.

Pemanfaatan perangkat keras

Untuk tingkat kinerja umum tertentu, chip RISC biasanya akan memiliki transistor jauh lebih sedikit yang didedikasikan untuk logika inti yang awalnya memungkinkan desainer untuk meningkatkan ukuran set register dan meningkatkan paralelisme internal.

Fitur lainnya dari arsitektur RISC yaitu:

Perbandingan

Arsitektur RISC secara tradisional memiliki sedikit keberhasilan di PC desktop dan pasar peladen komoditas, di mana platform berbasis x86 tetap menjadi arsitektur prosesor yang dominan. Namun, hal ini dapat berubah, karena prosesor berbasis ARM sedang dikembangkan untuk sistem kinerja yang lebih tinggi.[20] Produsen termasuk Cavium, AMD, dan Qualcomm telah merilis prosesor server berdasarkan arsitektur ARM.[21][22]

Arsitektur

Arsitektur RISC sekarang digunakan di berbagai perangkat, dari ponsel cerdas dan komputer tablet hingga beberapa superkomputer tercepat di dunia seperti Fugaku, yang tercepat dalam daftar TOP500 per November 2020, dan Summit, Sierra, dan Sunway TaihuLight, tiga berikutnya pada daftar itu.[23]

Terdapat beberapa arsitektur RISC lainnya, seperti prosesor ARC, AMD Am29000, LoongArch, Blackfin, dan Motorola 88000.

ARM

Arsitektur ARM menguasai pasar untuk sistem terbenam rendah daya dan rendah harga (biasanya 200-1800MHz di 2014). Ini digunakan dalam banyak perangkat seperti perangkat berbasis Android, Apple iPhone dan iPad, Microsoft Windows Phone (dulunya Windows Mobile), perangkat RIM, Nintendo Game Boy Advance, DS, 3DS dan Switch, Raspberry Pi, dll.

Beberapa chromebook menggunakan sistem berbasis ARM sejak 2012.

Apple menggunakan prosesor buatannya berbasis ARM untuk jajaran komputer desktop dan laptop mereka, sejak beralih dari prosesor Intel,[24] dan komputer pertama mereka dirilis pada November 2020.[25]

Microsoft menggunakan prosesor berbasis ARM milik Qualcomm untuk jajaran produk Surface mereka.[26]

IBM

IBM memiliki 3 arsitektur RISC buatannya yaitu, PowerPC, IBM POWER, dan Power ISA.

PowerPC digunakan pada permainan konsol GameCube, Wii, PlayStation 3, Xbox 360 dan Wii U. PowerPC juga pernah digunakan pada komputer Apple Macintosh dari 1994, setelah beralih dari prosesor keluarga Motorola 68000, hingga 2005, ketika mereka beralih ke prosesor Intel x86.[27]

MIPS

Arsitektur MIPS dari Silicon Graphics digunakan pada permainan konsol PlayStation, PlayStation 2, Nintendo 64, PlayStation Portable, dan gerbang jaringan perumahan. MIPS juga digunakan dalam banyak komputer SGI, sebelum berhenti memproduksinya pada 2006.

SuperH

SuperH dari Hitachi, yang awalnya banyak digunakan dalam Sega Super 32X, Saturn dan Dreamcast, kini dikembangkan dan dijual oleh Renesas sebagai SH4.

AVR

Atmel AVR digunakan dalam berbagai produk, mulai dari pengontrol genggam Xbox, pengendali mikro sumber terbuka Arduino, hingga mobil BMW.

RISC-V

RISC-V, ISA Berkeley RISC kelima sumber terbuka, dengan ruang alamat 32- atau 64-bit, set instruksi integer inti kecil, dan ISA "Terkompresi" eksperimental untuk kepadatan kode dan dirancang untuk ekstensi tujuan standar dan khusus.

SPARC

SPARC dari Oracle (sebelumnya Sun Microsystems) dan Fujitsu, digunakan dalam berbagai komputer Sun SPARCstation.

PA-RISC

PA-RISC dari Hewlett-Packard, juga dikenal sebagai HP-PA, kini dihentikan produksinya pada akhir 2008.

Alpha

Alpha digunakan dalam komputer papan tunggal, stasiun kerja, peladen dan superkomputer dari Digital Equipment Corporation, kemudian Compaq, dan akhirnya Hewlett-Packard (dihentikan pada 2007).

Intel

Intel memproduksi 2 prosesor mikro berbasis RISC, i860 dan i960. i960 menjadi populer pada awal 1990-an sebagai pengendali mikro terbenam.

Referensi

  1. ^ Berezinski, John. "RISC: Reduced Instruction set Computer". Department of Computer Science, Northern Illinois University. Diarsipkan dari versi asli tanggal 2017-02-28. 
  2. ^ Flynn, Michael J. (1995). Computer architecture : pipelined and parallel processor design. Boston, MA: Jones and Bartlett. ISBN 0-86720-204-1. OCLC 31374251. 
  3. ^ Fisher, Joseph A. (2005). Embedded computing : a VLIW approach to architecture, compilers and tools. Paolo Faraboschi, Clifford Young. San Francisco, Calif.: Morgan Kaufmann. ISBN 1-4175-7430-5. OCLC 57546513. 
  4. ^ Reilly, Edwin D. (2003). Milestones in computer science and information technology. Westport, Conn.: Greenwood Press. ISBN 1-57356-521-0. OCLC 51258496. 
  5. ^ Grishman, Ralph (1974). Assembly Language Programming for the Control Data 6000 Series and the Cyber 70 Series. Algorithmics Press. hlm. 12. OCLC 425963232. 
  6. ^ Dongarra, J. J. (1998). Numerical linear algebra for high-performance computers. Iain S. Duff, D. C. Sorensen, H. A. van der Vorst. Philadelphia. ISBN 0-89871-428-1. OCLC 39890502. 
  7. ^ Flynn, Michael J. (1995). Computer architecture : pipelined and parallel processor design. Boston, MA: Jones and Bartlett. ISBN 0-86720-204-1. OCLC 31374251. 
  8. ^ a b c Cocke, John; Markstein, V. (1990-01). "The evolution of RISC technology at IBM". IBM Journal of Research and Development. 34 (1): 4–11. doi:10.1147/rd.341.0004. ISSN 0018-8646. 
  9. ^ "Computer History: IBM 360/370/3090/390 Model Numbers". www.beagle-ears.com. Diakses tanggal 2022-02-10. 
  10. ^ Šilc, Jurij (1999). Processor architecture : from dataflow to superscalar and beyond. Borut Robič, Theo Ungerer. Berlin: Springer. ISBN 3-540-64798-8. OCLC 41315354. 
  11. ^ Funding a revolution : government support for computing research. National Research Council. Committee on Innovations in Computing and Communications: Lessons from History. Washington, D.C.: National Academy Press. 1999. ISBN 0-585-14273-4. OCLC 44965252. 
  12. ^ Processor design : system-on-chip computing for ASICs and FPGAs. Jari Nurmi. Dordrecht: Springer. 2007. ISBN 978-1-4020-5530-0. OCLC 187946932. 
  13. ^ Hill, Mark D. (2000). Readings in computer architecture. Norman P. Jouppi, Gurindar Sohi. San Francisco: Morgan Kaufmann. ISBN 1-55860-539-8. OCLC 41466334. 
  14. ^ "Design Philosophy Behind Motorola's MC68000 (2)". www.easy68k.com. Diakses tanggal 2022-02-15. 
  15. ^ "Section 2: The confusion around the RISC concept". www.inf.fu-berlin.de. Diakses tanggal 2022-02-10. 
  16. ^ "Ars Technica: RISC vs. CISC: the Post-RISC Era - Page 5 - (10/1999)". archive.arstechnica.com. Diakses tanggal 2022-02-10. 
  17. ^ "Lloyd Borrett - Computing - Articles - RISC vs CISC". www.borrett.id.au. Diakses tanggal 2022-02-10. 
  18. ^ "Doug Jones's DEC PDP-8 FAQs". homepage.cs.uiowa.edu. Diakses tanggal 2022-02-10. 
  19. ^ Dandamudi, Sivarama P. (2005). Guide to RISC processors : for programmers and engineers. New York: Springer. ISBN 0-387-21017-2. OCLC 64201240. 
  20. ^ Vincent, James (2017-03-09). "Microsoft unveils new ARM server designs, threatening Intel's dominance". The Verge (dalam bahasa Inggris). Diakses tanggal 2022-02-10. 
  21. ^ "Cavium Unveils ThunderX2 Plans, Reports ARM Traction is Growing". HPCwire (dalam bahasa Inggris). 2016-05-31. Diakses tanggal 2022-02-10. 
  22. ^ "AMD's first ARM-based processor, the Opteron A1100, is finally here - ExtremeTech". www.extremetech.com. Diakses tanggal 2022-02-10. 
  23. ^ "November 2020 | TOP500". www.top500.org. Diakses tanggal 2022-02-10. 
  24. ^ "Apple starts its two-year transition to ARM this week". Engadget (dalam bahasa Inggris). Diakses tanggal 2022-02-10. 
  25. ^ "Introducing the next generation of Mac". Apple Newsroom (dalam bahasa Inggris). Diakses tanggal 2022-02-10. 
  26. ^ "Microsoft to launch a new ARM-based Surface this fall". www.msn.com. Diakses tanggal 2021-04-28. 
  27. ^ Bennett, Amy (2005-06-06). "Apple shifting from PowerPC to Intel". Computerworld (dalam bahasa Inggris). Diakses tanggal 2022-02-10. 
Ikon rintisan

Artikel bertopik perangkat keras ini adalah sebuah rintisan. Anda dapat membantu Wikipedia dengan mengembangkannya.

Diperoleh dari "https://wiki-indonesia.club/w/index.php?title=RISC&oldid=20608312"